يتم طرح مكعب الذاكرة الهجين بسعة 320 جيجابايت / ثانية من Micron في الأسواق عام 2013 ، ويهدد بقتل DDR SDRAM

مكعب ذاكرة هجين

انتهى اتحاد مكعبات الذاكرة الهجينة ، الذي يتكون من نجوم السيليكون مثل Micron و Samsung و IBM (ولكن ليس Intel) ، أخيرًا من وضع معيار Hybrid Memory Cube 1.0. تعد HMC نقلة نوعية كاملة بعيدًا عن وحدات DDR1 / 2/3 SDRAM التقليدية (DIMMs) ، حيث تقدم ما يصل إلى 15 مرة من أداء DDR3 ، مع استخدام طاقة أقل بنسبة 70٪. فقط لإثارة شهيتك ، يتمتع HMC 1.0 بنطاق ترددي أقصى يبلغ 320 جيجابايت / ثانية لوحدة المعالجة المركزية أو وحدة معالجة الرسومات القريبة - من ناحية أخرى ، يبلغ الحد الأقصى PC3-24000 DDR3 SDRAM 24 جيجابايت / ثانية فقط.

تعد Hybrid Memory Cube في الأساس كومة من ما يصل إلى ثماني ذاكرة يموت ، متصلة ببعضها البعض من خلال فتحات السيليكون (TSVs) ، وتجلس فوق طبقة المنطق والتبديل التي تتحكم في الإدخال والإخراج لجميع القوالب الثمانية. يختلف هذا النهج المكدس اختلافًا جوهريًا عن DRAM ، والذي يتكون عمومًا من مجموعة من ذاكرة الوصول العشوائي (RAM) الموضوعة جنبًا إلى جنب على عصا. تعود جميع مزايا شركة HMC تقريبًا على الذاكرة الحيوية إلى تكديس القوالب.



حزمة على تكديس رقائق الحزمة



كما غطينا من قبل ، تكديس الرقائق هو مستقبل الحوسبة. من خلال وضع القوالب فوق بعضها البعض ، تكون الأسلاك بينهما أقصر بكثير. وهذا بدوره يعني أنه يمكن إرسال البيانات بسرعة أعلى ، مع استخدام طاقة أقل في نفس الوقت. هناك عدد قليل من طرق تكديس الرقائق المختلفة ، على الرغم من أن بعضها أكثر تقدمًا وقوة من غيرها. أبسط هو حزمة على حزمة (في الصورة أعلاه) ، والتي تأخذ أساسًا شريحتين مكتملتين وتضعهما فوق بعضهما البعض ، مع تثبيت دبابيس التوصيل الخاصة بالرقاقة العلوية في الشريحة السفلية. يتم بالفعل استخدام هذا النهج على نطاق واسع بواسطة SoCs للهواتف الذكية ، حيث يتم تكديس شريحة ذاكرة أعلى وحدة المعالجة المركزية / وحدة معالجة الرسومات ، مما يسمح للجهاز المكتمل بأن يكون أصغر بشكل ملحوظ.

تكديس رقائق Bump + RDL + TSV (ناقل أدناه)تستخدم الطريقة الأكثر تقدمًا لتكديس الشرائح من خلال السيليكون عبر (TSVs). مع TSV ، يتم دمج القنوات النحاسية العمودية في كل قالب ذاكرة ، بحيث يمكن تكديسها فوق بعضها البعض (في الصورة على اليمين). على عكس الحزمة على العبوة ، التي ترى شريحتين كاملتين موضوعتين فوق بعضهما البعض ، فإن القوالب المتصلة بـ TSV كلها داخل نفس الشريحة. هذا يعني أن الأسلاك بين القوالب قصيرة بقدر الإمكان ، ولأن كل قالب رقيق جدًا ، فإن الحزمة الكاملة تكون أطول جزئيًا من المعتاد. من الناحية النظرية ، يمكن ربط أي عدد من القوالب بهذه الطريقة ، حيث يكون توليد الحرارة وتبديدها من القيود الحقيقية الوحيدة. في الوقت الحالي ، يبدو أن مواصفات HMC 1.0 تسمح بما يصل إلى ثمانية حالات وفاة ، مع سعة قصوى يمكن معالجتها تبلغ 8 جيجابايت. لا يوجد سبب لعدم اتصال العديد من HMCs بوحدة المعالجة المركزية أو وحدة معالجة الرسومات ، إذا كنت تبحث عن أكثر من 8 جيجابايت من ذاكرة الوصول العشوائي.



خارج TSV ، السبب الآخر الذي يجعل HMC أسرع وأكثر كفاءة هو أنه يزيل الترانزستورات المنطقية من كل قالب DRAM ويضعهم جميعًا في موقع مركزي واحد ، في قاعدة المكدس. في DRAM التقليدي ، كل شريحة ذاكرة لها دارة منطقية خاصة بها ، وهي المسؤولة عن إدخال البيانات وإخراجها من خلايا الذاكرة الفردية. يجب أن تكون كل من هذه الدوائر المنطقية قوية بما يكفي للقراءة والكتابة بمعدلات بيانات ضخمة ، والتي تكلف الكثير من الطاقة وتضيف الكثير من التعقيد لعملية الإدخال / الإخراج. في HMC ، هناك دائرة منطقية واحدة فقط تقود كل الذاكرة الثمانية. يسمح هذا المنطق المركزي بمعدلات بيانات أعلى وأكثر كفاءة - تصل إلى 320 جيجابايت في الثانية ، بينما يستهلك طاقة أقل بنسبة 70٪ من DDR3. (نرى مواصفات Hybrid Memory Cube الكاملة على موقع Consortium.)

يتكون اتحاد HMC من معظم اللاعبين الرئيسيين في صناعة الرقائق ، مع استثناء ملحوظ لشركة Intel. تعاونت Intel مع Micron عندما تم عرض Hybrid Memory Cube لأول مرة في IDF في عام 2011 ، ولكن لأسباب غير معروفة ، لا توجد منتجات TSV في خارطة الطريق الخاصة بها. يخطط الكونسورتيوم لإطلاق أول HMC في وقت لاحق في عام 2013 ، وهو يعمل بالفعل على الإصدار 2.0 من مواصفات HMC. لا توجد معلومات عن التكلفة ، ولكن من المحتمل أن نرى HMCs في أجهزة الكمبيوتر العملاقة وأجهزة الشبكات أولاً ، حيث سيأتي النطاق الترددي الفائق حقًا ، ومن ثم ربما الأجهزة الاستهلاكية في العام أو العامين المقبلين.

Copyright © كل الحقوق محفوظة | 2007es.com